
인도 인도 인도 인도 인도 인도 인도 인도 인도 인도



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office, of the application as originally filed which is identified hereunder:

申 請 <u>日</u>: 西元 <u>2003</u> 年 <u>01</u> 月 <u>30</u> 日 Application Date

申 請 案 號: 092102630<sup>)</sup>
Application No.

申 請 人:全懋精密科技股份有限公司 Applicant(s)

局

長

Director General







發文日期; 西元 <u>2003</u> 年 <u>4</u> 月 <u>30</u> E Issue Date

發文字號: 09220428850

Serial No.



申請日期:	IPC分類	
申請案號:		

(以上各欄	由本局填	發明專利說明書
	中文	積集式內嵌被動元件儲存板與結合該儲存板之電子裝置製法
發明名稱	英文	INTEGRATED STORAGE PLATE WITH EMBEDDED PASSIVE COMPONENTS AND METHOD FOR FABRICATING ELECTRONIC DEVICE WITH THE PLATE
	姓 名 (中文)	1. 胡竹青
<del>-</del>	姓 名 (英文)	1. Chu-Chin HU
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
()(1)-1)	住居所(中文)	1. 新竹市香山區香村里墩豐路2號
	. 住居所 (英 文)	1. No. 2, Duen-Feng Road, Shiang-Tsuen Li, Shiang-San District, Hsin-Chu, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 全懋精密科技股份有限公司
三 申請人 (共1人)	名稱或 姓 名 (英文)	1. PHOENIX PRECISION TECHNOLOGY CORPORATION
	國籍(中英文)	1. 中華民國 TW
	住居所(營業所)	1. 新竹市科學園區力行路6號 (本地址與前向貴局申請者相同)
	住居所 (營業所)	l.No. 6, Li-Hsin Road, Science-Based Industrial Park, Hsin-Chu, Taiwan, R.O.C.
	代表人(中文)	林文伯
	代表人 (英文)	. Wen-Po LIN





四、中文發明摘要 (發明名稱:積集式內嵌被動元件儲存板與結合該儲存板之電子裝置製法)

本案代表圖:第 4 B圖

- 3 被動元件儲存板
- 31 絕緣芯板
- 31a 上表面

六、英文發明摘要 (發明名稱: INTEGRATED STORAGE PLATE WITH EMBEDDED PASSIVE COMPONENTS AND METHOD FOR FABRICATING ELECTRONIC DEVICE WITH THE PLATE)

An integrated storage plate with embedded passive components and a method for fabricating an ectronic device with the plate are provided. An insulating core is formed with a plurality of openings penetrating therethrough and conductive metal layers are formed on upper and lower surfaces thereof. The openings of the insulating core are filled with materials for passive





四、中文發明摘要 (發明名稱:積集式內嵌被動元件儲存板與結合該儲存板之電子裝置製法)

31b 下表面

32 開孔

33a 電阻元件

33b 電容元件

34a 導電線路

34b 電阻電極

34c 平行板

35 導電通孔

六、英文發明摘要 (發明名稱: INTEGRATED STORAGE PLATE WITH EMBEDDED PASSIVE COMPONENTS AND METHOD FOR FABRICATING ELECTRONIC DEVICE WITH THE PLATE)

components such as resistors and capacitors. This thereby provides an integrated plate on which the conductive metal layers of the core can be desirably patterned to electrically interconnect the passive components, and this integrated plate can be electrically connect to an electronic device such as substrate or printed circuit board to enhance electrical performances thereof.



申請日期	<b>無</b>	主張專利法第二十四條第一項優先打
	無	
	· 無	
	<del>無</del>	
		· .
		· .
		· .
		•
	e e	
條之一第一項個	憂先權:	•
•	無	
第二十條第一	項□第一款但書或□	]第二款但書規定之期間
國外:		
	<u></u>	
	無	
		· · · · · · · · · · · · · · · · · · ·
國內(本局所指	定之寄存機構):	
	<b>#</b>	
獲得, 不須寄存	. •	
	*	
		:
	第二十條第一]國外:國內(本局所指	第二十條第一項□第一款但書或□

## 五、發明說明 (1)

# 【發明所屬之技術領域】

本發明係有關於一種積集式內嵌被動元件儲存板與結合該儲存板之電子裝置製法,尤指一種在絕緣芯板中嵌設有多數之作為電容元件與電阻元件材料之模組化結構,以及運用該整合有被動元件之儲存板於電子裝置之方法。

# 【先前技術】

由於半導體製程之進步,以及半導體晶片上電路功能的不斷提昇,使得半導體裝置之發展走向高度集積化,就以球柵陣列式 (BGA)半導體裝置為例,此種藉由成陣列方式植佈於基板底面上之銲球 (Solder Ball)以提供半導體晶片與印刷電路板 (PCB)等外界裝置電性連接之結構,相較於傳統以導線架 (Lead frame)為主之半導體裝置,該球柵陣列式半導體裝置於相同單位面積內得設有較多之輸出/輸入連接端,以容納更多之電子電路及半導體晶片接置其上。

惟半導體裝置之集積化,封裝構造之接腳數目亦隨著增加,而由於接腳數目與線路佈設之增多,導致雜訊亦隨之增大,因此。一般為消除雜訊或作電性補償,係於半導體封裝構造中加入被動元件,如電阻元件、電容元件與電感元件,以消除雜訊與穩定電路,藉以使得所封裝之半導體晶片符合電性特性之要求。

而一般習知技術係將該些被動元件安置於基板上未被半導體晶片所佔據之多餘佈局面積上。然而由於此種佈設方式需要較大尺寸之基板來實施,因此會使得整體之封裝





# 五、發明說明 (2)

尺寸較大,且該些被動元件係分別接置至基板上,增加線 路佈設與製程之複雜性。如第1圖所示,多數之被動元件 12係安置於基板 1之表面,該基板可為一般印刷電路板或 半導體晶片之封裝基板,然為避免該等被動元件 12阻礙半 11與多數銲接墊間之電性連結,傳統上多將該等 被動元件 12安置於基板 1之角端位置或半導體晶片 11接置 區域外之基板額外佈局面積上。惟限定被動元件 12安設位 置將縮小基板 l表面線路佈局 (Routability)之靈活性;同 時需考量銲接墊位置,導致該等被動元件 12佈設數量受到 ,被動元件 1 2佈設數量隨著半導體封裝件高性 侷限; 甚 者 龍之要求而相對地遽增,如採習知方法該基板 1表面必須 同時容納多數半導體晶片11以及大量被動元件12,而迫使 裝件體積增大,亦不符合半導體封裝件輕薄短小之發展潮 流,也增加製程之複雜性。

再者,隨著電子產品朝向高功能性與小型尺寸之發展趨勢,電路板的疊層(Lamination)技術也就必須具備厚度薄、多層數與高密度之特點。因此,為更進一步縮小電路板空間需求,於是發展出鑲埋有被動元件之多層電路板,其中該些被動元件均係以膜狀方式堆疊於多層電路板之疊層。

而整合製成多種膜狀被動元件於一多層電路板係具有數種不同之方式,如第 2 A圖所示,若一電阻膜 2 0整合鑲埋於一多層電路板 2 a中時,係將該電阻膜 2 0覆有一導電金屬層 21,該電阻膜 2 0係 包含有厚膜 (Thick film)及薄膜





#### 五、發明說明 (3)

(Thin film)電阻材料,該厚膜電阻材料係如銀粉(Silver) powder)或碳顆粒 (Carbon particle)散布於樹脂中,及氧 化 釘 (RuO2)與 玻璃粉末散布在一黏結劑 (Binder)塗佈再固 化而形成,該薄膜電阻材料係如鎳鉻(Ni-Cr)、鎳磷 (Ni-P)、 鎳 錫 (Ni-Sn)、 鉻 鋁 (Cr-Al)、 及 氮 化 鈦 (TaN)合 金 等 , 其 可 藉 由 濺 鍍 (Sputtering)、 電 鍍 (Electroplating)或 無 電 鍍 (Electroless plating)等 方 式形成, 並藉由圖案化該電阻膜及載有該電阻膜之導電金 屬層 21以形成電阻元件 20a,該圖案化之導電金屬層包含 有若干線路區域作為電阻電極 21a, 俾於該多層電路板結 構 之 疊 層 間 完 成 鑲 埋 有 電 阻 元 件 。 相 同 地 , 如 第 2B圖 所  $\pi$  , 將 一 電 容. 膜 22整 合 鑲 埋 於 一 多 層 電 路 板 2b中 時 , 該 電 容膜22係選自介電常數大之高介電層,其係由如高分子材 、陶瓷材料、陶瓷粉末填充之高分子及其相似物等,其 材料可例如為鈦酸鋇(Barium-titanate)、鈦酸錯鉛 (Lead-zirconate-titanate)、 無 定 形 氫 化 碳 (Amorphous hydrogenated carbon),或其粉末散佈於黏結劑(Binder) 中,如樹脂、玻璃粉末等,亦可利用濺鍍、印刷 (Printing)或滾輪旋塗 (Roller coating)等方式成形,並 於該電容膜22之相對兩表面形成有圖案化之導電金屬層 21, 該圖 案 化 之 導 電 金 屬 層 21包 含 有 若 干 線 路 區 域 作 為 該 電 容 元 件 22a之 平 行 板 21b, 俾 在 該 多 層 電 路 板 結 構 之 疊 層 間完成鑲埋有電容元件。

而許多用以在電路板疊層結構中形成有電阻或電容被






#### 五、發明說明 (4)

動元件之材料與方法已為眾所關注之焦點,其中關鍵處即在於如何在電路板內鑲埋此類被動元件。此領域所發展之相關專利技術,係如美國專利第3,857,683、5,243,320及5,683,928號等,大都是在多層電路板製程中於形成一新疊層前,先在一有機絕緣層表面以網印(Printing)及/或光阻蝕刻(Photoresist-etching)等方式形成電阻被動元件。惟該些方式易因電阻被動元件底部之絕緣層表面粗糙不平坦,而難以達到高電性精確度,亦或由於絕緣層過於平滑,而減弱圖案化電路板,此種被動元件之整體結構及其所需製程具有較大之複雜度而不符合成本效益。

再者,於多層電路板層間安置膜狀被動元件雖可避免習知電路板表面之佈局性限制問題,但其製程繁瑣、複雜,同時,因該被動元件係安置於大電路板層間,因此針對不同需求之如電阻值與電容值等電性特性時,即必須重新設計堆豐該多層電路板,造成表的增加。

因此,在現今電子產品要求輕薄短小與多功能及高電之趨勢下,如何在提供有效數量之被動元件於半導體封裝單元及電子裝置中,以提昇電子產品之電性功能,而又不致影響該半導體封裝單元及電子裝置之線路佈局性及製程與庫存成本之大幅增加,實為目前亟待解決之課題。

【發明內容】





#### 五、發明說明 (5)

整於以上所述習知技術之缺點,本發明之主要目的在於提供一種積集式內嵌被動元件儲存板與結合該儲存板與結合實體工作。 電子裝置製法,俾利用一簡單製程以在一芯板中形成多數之開孔,以整合收納有多數如電阻或電容元件等被動元件之材料於該開孔中,俾供使用者因應實際需要於該芯板表面形成圖案化之線路,而形成被動元件並可作電性導接,以完成所需之電性設計。

本發明之另一目的在於提供一種積集式內嵌被動元件儲存板與結合該儲存板之電子裝置製法,以將一積集式內嵌被動元件儲存板應用於半導體封裝基板中,俾提昇半導體裝置內被動元件之佈設數量,並增加半導體封裝基板線路佈局靈活性,且可縮減半導體對裝基板表面使用面積與半導體裝置厚度,以達輕薄短小之目標。

本發明之再一目的在於提供一種積集式內嵌被動元件儲存板與結合該儲存板之電子裝置製法,俾在電子產品要求輕薄短小與多功能及高電性之趨勢下,提供有效數量之被動元件於半導體裝置或印刷電路板等外部裝置上,以提昇電子產品之電性功能,而又不致影響其線路佈局性。

為達成上揭及其他目的,本發明之積集式內嵌被動元件儲存板係包括:一絕緣芯板,其具有一上表面及一相對之下表面,並於該芯板中形成有多數之開孔;複數個供作為被動元件區域,係以可作為被動元件之電阻材料或電容材料填充於該等開孔;以及一導電金屬層,係被覆於該芯板之上表面與下表面上。






#### 五、發明說明 (6)

該積集式內嵌被動元件儲存板鑲埋有被動元件材料包含有電阻材料與電容材料,俾提供使用者因應電子裝置實際需求之電性功能作設計時,可加以圖案化該芯板開孔中之電阻材料,電金屬層、所需之電性於所需之電性設計,以完成所需也與下表面之等電子。以有多數之數,以有多數之數,以有多數之數,以有多數之數,以有多數之數,以有多數之數,以有多數之數,以表面之等電性改能。

而該積集式內嵌被動元件儲存板則可應用於半導體封 基板中,係可藉由增層(Build-up)或疊層(Lamination) 技術以在圖案化該整合有被動元件之芯板表面上,分別間隔一絕緣層以形成至少一電路層,而該電路層係藉由形成 於絕學電盲孔(Blind via)以電性連接至該芯板表面之導電線路,以形成一多層電路板,且該多層電路板可 應用於覆晶式(Flip Chip)半導體封裝基板,亦或一般之 打線式(Wire bonding)半導體封裝基板。藉以提昇半導體 裝置內被動元件之佈設數量,並增加基板線路佈局靈活 性,縮減基板表面使用面積與半導體裝置厚度,以達輕薄

而將該積集式內嵌被動元件儲存板運用於電子裝置 時,首先,提供一絕緣芯板,其具有一上表面及一相對之 下表面,並於該芯板中形成有多數之開孔,以填充有多數 之被動元件材料,並於該芯板上、下表面形成有一導電金






#### 五、發明說明 (7)

屬層;接著,由使用者依據所需電子裝置之電性設計,圖案化該芯板表面之導電金屬層,以電性導接所需之被動元件;之後,將該圖案化之整合有多數被動元件接置並電性連接至半導體裝置或印刷電路板等電子裝置上。

透過本發明之積集式內嵌被動元件儲存板與結合該儲 存板之電子裝置製法 以利用一簡單製程以在一芯板中同 多數如電阻或電容元件等被動元件材料 以供使 因應 實際需求而圖案化該芯板表面之導電金屬 層以形 多數之導電線路 , 俾將該些被動元件作電性 電性設計 霊 之 0 同時可將該整合有被動元件之芯板 ,應用於半導體封裝基板中 案 化 後 以提昇 置內被動元件之佈設數量 並增加基板線路佈局 俾縮減基板表面使用面積與半導體封裝件厚度 置輕薄短小之目標 ,於電子產品要求輕薄 再者 短小與多功能及高電性之趨勢下,亦得以提供有效數量之





#### 五、發明說明 (8)

被動元件於印刷電路板等外部裝置,以提昇電子產品之電性功能,而又不致影響其線路佈局性。



以下列舉實施例以進一步詳細說明本發明,但本發明 並不受此等實施例所限制。又本發明之圖式僅為簡單說 明,並非依實際尺寸描繪,亦即未反應出相關構成之實際 尺寸,先予敘明。


# 【實施方式】

請參閱第 3 A及 3 B圖 , 為本發明之積集式內嵌被動元件儲存板平面及剖面示意圖。

如圖所示,該積集式內嵌被動元件儲存板 3主要包括 別一絕緣芯板 31,其具有一上表面 31 a及 一相對之下表面 31 b,並於該芯板 31中形成有多數之開孔 32;複數個供作 為被動元件區域 33,係以可作為被動元件之電阻材料或電 容材料填充於該芯板 31之開孔 32中;以及一導電金屬層 34,係被覆於該芯板 31之上表面 31 a與下表面 31 b。該絕緣 芯板 31表面之導電金屬層 34係覆蓋住該芯板開孔 32中之作 為被動元件區域 33,且該儲存板 3可佈設有多數之導電通 孔 35(Conductive via),以相互電性導接該芯板上表面與 下表面之導電金屬層 34,提供使用者對被動元件所需之電 設計。

該絕緣芯板 31之材質可為絕緣有機材料或陶瓷材料,如環氧樹脂 (Epoxy resin)、聚乙醯胺 (Polyimide)、雙順丁稀二酸醯亞胺 /三氮肼 (Bismaleimide triazine-based)樹脂,或其他玻璃纖維 (Glass fiber)之複合材料等組





## 五、發明說明 (9)

成,當然,該絕緣層並不限於僅由單一有機材料所形成,亦可由不同絕緣材料層所疊合而成。該絕緣芯板 31具有一上表面 31 a及一相對之下表面 31 b,並於該芯板 31中形成有多數之開孔 32,且該些開孔 32之尺寸大小或形狀可加以變化,俾用以可收納有不同尺寸之被動元件區域 33,同時在該芯板 31之上表面 31 a及下表面 31 b均覆蓋有一例如銅或其他具導電性材質之金屬層 34。

該收納於芯板開孔 32中之作為被動元件區域 33,可為電阻材料或電容材料所形成者,該電阻材料係選自係如銀粉 (Silver powder)或碳顆粒 (Carbon particle)散布於樹脂中,氧化釘 (RuO<sub>2</sub>)與玻璃粉末散布在一黏結劑 (Binder)塗佈再固化而形成,或如鎳鉻 (Ni-Cr)、鎳磷 (Ni-P)、鎳錫 (Ni-Sn)、鉻鋁 (Cr-Al)、及氮化鈦 (TaN)合金等而填充於該芯板開孔 32中,俾於後續圖案化該絕緣芯板 31表面之於茲 50 個別 44所示形成有電阻電極 34 b以導通該電阻材料,完成電阻元件 33 a之設置。

該電容材料係選自介電常數大之高介電層,其係由如高分子材料、陶瓷材料、陶瓷粉末填充之高分子及其相似物等,其材料可例如為鈦酸鋇(Barium-titanate)、鈦酸錯鉛(Lead-zirconate-titanate)、無定形氫化碳(Amorphous hydrogenated carbon),或其粉末散佈於黏結劑(Binder)以安置於該芯板開孔 32中,俾於後續圖案化該絕緣芯板 31表面之導電金屬層 34時,如圖 4A所示形成有平行板 34c覆於該電容材料,以完成電容元件 33b之設





#### 五、發明說明(10)

置。

在使用者針對電子裝置需求之電性功能作設計時,可加以圖案化該整合有被動元件之芯板 3表面之導電金屬層 34, 藉由電導通孔 35之可導通導電金屬層 34, 而將該些內嵌於芯板開孔 32中之被動元件 33如電阻元件或電容元件作電性導接,以完成所需之電性設計。

請參閱第 4 A及 4 B圖,為該積集式內嵌被動元件儲存板 3表面形成有圖案化導電線路之平面及剖面示意圖。其係藉由在該絕緣芯板 31上表面 31 a與下表面 31 b之導電金屬層 34上施以形成線路之微影 (Lithography)及蝕刻

Etching)等製程,而形成有多數之圖案化導電線路 34a (Pattern Circuit),使該芯板上、下表面 31a,31b之導電線路 34a包含有若干線路區域可作為形成如電阻元件 33a之電極 34b與形成電容元件 33b之平行板 34c。俾藉由該些圖案化之導電線路 34a與作為電阻元件 33a之電極 34b以及作為電容元件 33b之平行板 34c,以將該些內嵌於絕緣芯板 31中之被動元件區域 33,可形成如電阻元件 33a及/或電容元件 33b作並聯吸/或串聯之電性導接,俾於該絕緣芯板 31中整合有電阻元件 33a與電容元件 33b,且該電阻元件 33a中整合有電阻元件 33b之電容值大小,可依所使用之電阻材料與電容材料以及充填於該芯板開孔中之電阻與電容材料尺寸加以決定。圖 4A所示,其中之 36a即代表整合三個電阻元件 33ab聯而成之電阻, 36b即代表整合三個電容元件





#### 五、發明說明(11)

33b並聯而成之電容, 36d即代表整合三個電容元件 33b串聯而成之電容。



請參閱第 5圖, 該積集式內嵌被動元件儲存板 3於圖 化後可應用在半導體封裝基板中,係可藉由增層或疊層技 術 以 在 該 絕 緣 芯 板 31之 上 表 面 31a或 下 表 面 31b之 導 電 線 路 34a上間隔一絕緣層 36以形成至少一電路層 37,而該電路 37係 可 藉 由 形 成 於 絕 緣 層 之 導 電 盲 孔 (Blind via)38以 電性連接至該絕緣芯板 31表面之導電線路 34a, 且該導電 線路 34a包含有電阻電極 34b與電容平行板 34c,以形成一 電 路 板 30。 該 電 路 層 37可 為 一 圖 案 化 銅 層 或 電 鍍 形 成 電線路,以形成於一絕緣層上,而該絕緣層 36係 可 由 機材質、纖維強化有機材質或顆料強化有機材 質等電性 絕緣材料所構成,且該多層電路板30可應用於覆晶式 (Flip Chip)半導體封裝基板,亦或一般之打線式(Wire bonding)半導體封裝基板,藉以提昇半導體裝置內被動元 件之佈設數量,並增加基板線路佈局靈活性,俾縮減基板 表面使用面積與半導體裝置厚度,以達輕薄短小之目標

請參閱第 6 A圖,為因應電子產品要求輕薄短小與多功能及高電性之趨勢下,可將該積集式內嵌被動元件儲存板3,形成於覆晶式半導體封裝基板 40之一側,並於該覆晶式半導體封裝基板 40之另一側接置並電性連接有至少一覆





#### ·五、發明說明 (12)

晶式半導體晶片 41, 俾藉由該圖案化後積集式內嵌被動元件儲存板 3提供有效數量與特定電性功能之電阻元件 33a與電容元件 33b於該半導體封裝基板 40。當然,本發明之積集式內嵌被動元件儲存板 3亦可實施於鑲埋於打線式之半導體封裝基板,如第 6B圖所示。而如第 6C圖所示,本發明第 5圖所示之多層電路板 30條內嵌有被動元件儲存板 3,亦可實施於印刷電路板 60等外部裝置,藉以提供有效數量之電阻元件 33a與電容元件 33b於該印刷電路板 60,俾提昇電子產品之電性功能,而又不致影響其線路佈局性。

而將該積集式內嵌被動元件儲存板 3運用於電子裝置,係包括:首先,提供一絕緣芯板 31,其具有一上表面 31a及一相對之下表面 31b,並在該絕緣芯板 31中形成有多數之開孔 32,且該開孔 32之尺寸及形狀可有所不同,俾用以填充多數之被動元件材料於該開孔 32中,以形成可作為被動元件區域 33,並於該芯板之上、下表面 31a,31b上形成有一導電金屬層,以覆蓋住收納於該芯板開孔 32之被動元件區域 33,而該被動元件材料係包含有電阻與電容元件材料。

接著,由使用者依據所需電子裝置之電性設計,圖案 該芯板上、下表面 31a, 31b之 導電金屬層,施以形成線 路之微影及蝕刻等製程,而形成有多數之圖案化導電線路 34a, 並使該芯板上、下表面 31a, 31b之 導電線路 34a包含 有若干線路區域可作為形成如電阻元件 33a之電阻電極 34b 與形成電容元件 33b之平行板 34c, 同時藉由該些導電線路






#### 五、發明說明 (13)

34 a以電性連接及整合所形成之電阻元件 33 a與電容元件 33b。

之後,以該圖案化之積集式內嵌被動元件儲存板 3為核心板,形成多層電路板以供接置並電性連接至所需之電子裝置如半導體封裝基板 40或印刷電路板 60等。






#### 五、發明說明 (14)

短小與多功能及高電性之趨勢下,亦得以提供有效數量之被動元件於印刷電路板等外部裝置,以提昇電子產品之電性功能,而又不致影響其線路佈局性。

先前圖式中僅以部分之電阻元件及電容元件表示,實際上該電阻元件與電容元件之數目以及相對位置,係依實際製程所需而加以設計並內嵌合語存板之開孔中。而以上所述之具體實施例,僅係用以例釋本發明之特點及功效,而非用以限定本發明之可實施範疇,在未脫離本發明上揭之精神與技術範疇下,任何運用本發明所揭示內容而完成之等效改變及修飾,均仍應為下述之申請專利範圍所涵之等效改變及修飾,均仍應為下述之申請專利範圍所涵



## 圖式簡單說明

# 【圖式簡單說明】

第1圖為習知將被動元件安置於半導體晶片接置區域外之電路板額外佈局面積上之示意圖;

第 2 A圖為習知將膜狀電阻元件安置於多層電路板層間之剖面示意圖;

第 2 B圖 為 習 知 將 膜 狀 電 容 元 件 安 置 於 多 層 電 路 板 層 間 之 剖 面 示 意 圖 ;

第 3 A 圖 為 本 發 明 之 積 集 式 內 嵌 被 動 元 件 储 存 板 平 面 示 意 圖 ;

第 3 B圖 為 本 發 明 之 積 集 式 內 嵌 被 動 元 件 儲 存 板 剖 面 示 意 圖 ;

第 4 A圖為本發明之積集式內嵌被動元件儲存板表面形成有圖案化導電線路之平面示意圖;

第<sub>.</sub>4B圖為本發明之積集式內嵌被動元件儲存板表面形成有圖案化導電線路之剖面示意圖;

第 5 圖 為 本 發 明 之 積 集 式 內 嵌 被 動 元 件 储 存 板 運 用 於 半 導 體 封 裝 基 板 中 之 剖 面 示 意 圖 ; 以 及

第 6 A及 6 B圖 為 本 發 明 之 積 集 式 內 嵌 被 動 元 件 储 存 板 運 用 於 電 子 裝 置 上 之 剖 面 示 意 圖。

第 6 C圖為本發明之積集式內嵌被動元件儲存板運用於印刷電路板之示意圖。

1,40 基板

2a, 2b, 30 多層電路板



# 圖式簡單說明

被動元件儲存板

11,41

半導體晶片

12

被動元件

20a, 33a 電阻元件

20b, 33b 電容元件

21,34

導電金屬層

21a,34b

電阻電極

21b, 34c

平行板

3 1

絕緣芯板

31a

上表面

31 b

下表面

32

開孔

33

被動元件區域

34a

導電線路

35

導電通孔

36

絕緣層

37


電路層

38

導電盲孔

60

印刷電路板



## 六、申請專利範圍

- 1. 一種積集式內嵌被動元件儲存板,係包括:
  - 一絕緣芯板,其具有一上表面及一相對之下表面,並於該芯板中形成有多數之開孔;

複數個供作為被動元件區域,係以可作為被動元件之材料填充於該芯板之開孔中;以及

- 一導電金屬層,係被覆於該芯板之上表面與下表面。
- 2. 如申請專利範圍第 1項之積集式內嵌被動元件儲存板,其中,該被動元件材料為電阻材料與電容材料之任一者。
- 3. 如申請專利範圍第 1項之積集式內嵌被動元件儲存板,其中,該芯板表面之導電金屬層可依電性設計需求圖案化形成有多數之導電線路,以電性導接收納於該芯板開孔中之被動元件區域。
- 4. 如申請專利範圍第2或3項之積集式內嵌被動元件儲存板,其中,該導電線路包含有若干線路區域可作為電阻元件之電阻電極與電容元件之平行板。
- 5. 如申請專利範圍第 4項之積集式內嵌被動元件儲存板, 其中,該電阻元件之電阻值及該電容元件之電容值大 小,可依所使用之電阻材料與電容材料以及充填於該 芯板開孔中之電阻與電容材料尺寸加以決定。
- 6. 如申請專利範圍第 1項之積集式內嵌被動元件儲存板, 其中,該芯板中形成有多數之導電通孔 (Conductive via),以提供該芯板上、下表面相互電性導接。





#### 六、申請專利範圍

- 7. 如申請專利範圍第 3項之積集式內嵌被動元件儲存板, 其中,該積集式內嵌被動元件儲存板於其表面形成有 圖案化導電線路後,,即可應用於半導體封裝基板與印 刷電路板上所需之電性功能改善。
- 8. 如申請專利範圍第 3項之積集式內嵌被動元件儲存板, 其中,該圖案化之儲存板可藉由增層 (Build-up)技術 以在該芯板之表面上間隔一絕緣層以形成至少一電路 層,以形成一多層電路板。
- 9. 如申請專利範圍第 3項之積集式內嵌被動元件儲存板, 其中,該圖案化之儲存板可藉由疊層 (Lamination)技 術以在該芯板之表面上間隔一絕緣層以形成至少一電

路層,以形成一多層電路板。

- 10.如申請專利範圍第8或9項之積集式內嵌被動元件儲存板,其中,該多層電路板可應用於覆晶式(Flip Chip)半導體封裝基板及打線式(Wire bonding)半導體封裝基板之任一者。
- 11.如申請專利範圍第7項之積集式內嵌被動元件儲存板, 其中,該圖案化之儲存板可電性連接至一印刷電路板,以提昇電子產品之電性功能。
- 一種結合有積集式內嵌被動元件儲存板之電子裝置製法,係包括:

提供一絕緣芯板,其具有一上表面及一相對之下表面,並於該芯板中形成有多數之開孔,以填充有被動元件材料,並於該芯板上、下表面形成有一導電金






# 六、申請專利範圍


# 屬層;


依據所需電子裝置之電性設計,圖案化該芯板表面之導電金屬層,以形成導電線路層,俾電性導接所形成之被動元件;以及


將該圖案化整合有多數被動元件接置並電性連接 至電子裝置。


- 13.如申請專利範圍第12項之製法,其中,該被動元件材料為電阻材料與電容材料之任一者。
- 14.如申請專利範圍第 13項之製法,其中,該導電線路包含有若干線路區域可作為電阻元件之電阻電極與電容元件之平行板。
- 15.如申請專利範圍第 1 3項之製法,其中,該電阻元件之電阻值及該電容元件之電容值大小,可依所使用之電阻材料與電容材料以及充填於該芯板開孔中之電阻與電容材料尺寸加以決定。
- 16.如申請專利範圍第13項之製法,其中,該芯板中形成有至少一導電通孔(Conductive via),以提供該芯板上、下表面相互電性導接。
- 17.如申請專利範圍第12項之製法,其中,該電子裝置包含半導體封裝基板及印刷電路板。














第 1 圖




第 2A 圖








第 3A 圖




第 3B 圖









第 5 圖



第 6A 圖



第 6B 圖



第 6C 圖